La tecnología de embalaje es uno de los procesos más importantes en la industria de los semiconductores. Según la forma del paquete, se puede dividir en paquete de zócalo, paquete de montaje en superficie, paquete BGA, paquete de tamaño de chip (CSP), paquete de módulo de chip único (SCM, el espacio entre el cableado en la placa de circuito impreso (PCB) y las almohadillas de la placa de circuito integrado (IC), paquete de módulo de múltiples chips (MCM, que puede integrar chips heterogéneos), paquete de nivel de oblea (WLP, incluido el paquete de nivel de oblea de despliegue (FOWLP), componentes de montaje en microsuperficie (microSMD ), etc.), paquete tridimensional (paquete de interconexión de microgolpes, paquete de interconexión TSV, etc.), paquete de sistema (SIP), sistema de chip (SOC).
Las formas de embalaje 3D se dividen principalmente en tres categorías: tipo enterrado (enterrar el dispositivo en cableado multicapa o enterrado en el sustrato), tipo de sustrato activo (integración de oblea de silicio: primero integre los componentes y el sustrato de oblea para formar un sustrato activo luego organice líneas de interconexión de múltiples capas y ensamble otros chips o componentes en la capa superior) y tipo apilado (obleas de silicio apiladas con obleas de silicio, chips apilados con obleas de silicio y chips apilados con chips).
Los métodos de interconexión 3D incluyen unión de cables (WB), chip invertido (FC), vía de silicio (TSV), película conductora, etc.
TSV realiza la interconexión vertical entre chips. Dado que la línea de interconexión vertical tiene la distancia más corta y mayor resistencia, es más fácil realizar empaques de miniaturización, alta densidad, alto rendimiento y estructura heterogénea multifuncional. Al mismo tiempo, también puede interconectar chips de diferentes materiales;
Actualmente, existen dos tipos de tecnologías de fabricación de microelectrónica que utilizan el proceso TSV: empaquetado de circuitos tridimensionales (integración de IC 3D) y empaquetado de silicio tridimensional (integración de Si 3D).
La diferencia entre las dos formas es que:
(1) El empaque del circuito 3D requiere que los electrodos del chip se preparen en protuberancias, y las protuberancias estén interconectadas (unidas mediante unión, fusión, soldadura, etc.), mientras que el empaque de silicio 3D es una interconexión directa entre chips (unión entre óxidos y Cu -Enlace Cu).
(2) La tecnología de integración de circuitos 3D se puede lograr uniendo obleas (empaquetado de circuitos 3D, empaques de silicio 3D), mientras que la unión de chip a chip y de chip a oblea solo se puede lograr mediante empaquetamiento de circuitos 3D.
(3) Hay espacios entre los chips integrados por el proceso de empaquetado del circuito 3D y es necesario rellenar materiales dieléctricos para ajustar la conductividad térmica y el coeficiente de expansión térmica del sistema para garantizar la estabilidad de las propiedades mecánicas y eléctricas del sistema; no hay espacios entre los chips integrados mediante el proceso de empaquetado de silicio 3D, el consumo de energía, el volumen y el peso del chip son pequeños y el rendimiento eléctrico es excelente.
El proceso TSV puede construir una ruta de señal vertical a través del sustrato y conectar el RDL en la parte superior e inferior del sustrato para formar una ruta conductora tridimensional. Por lo tanto, el proceso TSV es una de las piedras angulares importantes para construir una estructura de dispositivo pasivo tridimensional.
Según el orden entre el extremo frontal de la línea (FEOL) y el extremo final de la línea (BEOL), el proceso TSV se puede dividir en tres procesos de fabricación principales, a saber, vía primero (ViaFirst), vía intermedia (Via Middle) y a través del último proceso (Via Last), como se muestra en la figura.
1. Mediante proceso de grabado
El proceso de grabado es la clave para fabricar la estructura TSV. La elección de un proceso de grabado adecuado puede mejorar eficazmente la resistencia mecánica y las propiedades eléctricas de TSV, y además está relacionado con la confiabilidad general de los dispositivos tridimensionales de TSV.
En la actualidad, existen cuatro TSV principales mediante procesos de grabado: grabado profundo de iones reactivos (DRIE), grabado húmedo, grabado electroquímico fotoasistido (PAECE) y perforación láser.
(1) Grabado profundo de iones reactivos (DRIE)
El grabado de iones reactivos profundos, también conocido como proceso DRIE, es el proceso de grabado de TSV más utilizado, que se utiliza principalmente para realizar TSV a través de estructuras con una alta relación de aspecto. Los procesos tradicionales de grabado con plasma generalmente solo pueden alcanzar una profundidad de grabado de varias micras, con una tasa de grabado baja y falta de selectividad de la máscara de grabado. Sobre esta base, Bosch ha realizado las correspondientes mejoras de proceso. Al utilizar SF6 como gas reactivo y liberar gas C4F8 durante el proceso de grabado como protección de pasivación para las paredes laterales, el proceso DRIE mejorado es adecuado para grabar vías de alta relación de aspecto. Por eso también se le llama proceso Bosch en honor a su inventor.
La siguiente figura es una fotografía de una vía de alta relación de aspecto formada mediante el proceso DRIE.
Aunque el proceso DRIE se usa ampliamente en el proceso TSV debido a su buena controlabilidad, su desventaja es que la planitud de las paredes laterales es deficiente y se formarán defectos de arrugas en forma de festón. Este defecto es más significativo cuando se graban vías con una relación de aspecto alta.
(2) Grabado húmedo
El grabado húmedo utiliza una combinación de máscara y grabado químico para grabar agujeros. La solución de grabado más comúnmente utilizada es KOH, que puede grabar las posiciones del sustrato de silicio que no están protegidas por la máscara, formando así la estructura de orificio pasante deseada. El grabado húmedo es el proceso de grabado por orificio pasante más antiguo desarrollado. Dado que los pasos del proceso y el equipo requerido son relativamente simples, es adecuado para la producción en masa de TSV a bajo costo. Sin embargo, su mecanismo de grabado químico determina que el orificio pasante formado por este método se verá afectado por la orientación del cristal de la oblea de silicio, lo que hace que el orificio pasante grabado no sea vertical pero muestre un fenómeno claro de parte superior ancha y parte inferior estrecha. Este defecto limita la aplicación del grabado húmedo en la fabricación de TSV.
(3) Grabado electroquímico fotoasistido (PAECE)
El principio básico del grabado electroquímico fotoasistido (PAECE) es utilizar luz ultravioleta para acelerar la generación de pares electrón-hueco, acelerando así el proceso de grabado electroquímico. En comparación con el proceso DRIE ampliamente utilizado, el proceso PAECE es más adecuado para grabar estructuras de orificios pasantes con relación de aspecto ultragrande superior a 100:1, pero su desventaja es que la capacidad de control de la profundidad de grabado es más débil que DRIE, y su tecnología puede requieren más investigación y mejora de procesos.
(4) Perforación láser
Es diferente de los tres métodos anteriores. El método de perforación láser es un método puramente físico. Utiliza principalmente irradiación láser de alta energía para fundir y evaporar el material del sustrato en el área especificada para realizar físicamente la construcción del orificio pasante del TSV.
El orificio pasante formado mediante perforación láser tiene una alta relación de aspecto y la pared lateral es básicamente vertical. Sin embargo, dado que la perforación con láser en realidad utiliza calentamiento local para formar el orificio pasante, la pared del orificio del TSV se verá afectada negativamente por el daño térmico y reducirá la confiabilidad.
2. Proceso de deposición de la capa de revestimiento.
Otra tecnología clave para la fabricación de TSV es el proceso de deposición de la capa de revestimiento.
El proceso de deposición de la capa de revestimiento se realiza después de grabar el orificio pasante. La capa de revestimiento depositada es generalmente un óxido tal como SiO2. La capa de revestimiento está ubicada entre el conductor interno del TSV y el sustrato y desempeña principalmente la función de aislar las fugas de corriente CC. Además de depositar óxido, en el siguiente proceso también se requieren capas de barrera y de semilla para el relleno del conductor.
La capa de revestimiento fabricada debe cumplir los dos requisitos básicos siguientes:
(1) el voltaje de ruptura de la capa aislante debe cumplir con los requisitos de funcionamiento reales de TSV;
(2) las capas depositadas son muy consistentes y tienen buena adhesión entre sí.
La siguiente figura muestra una fotografía de la capa de revestimiento depositada mediante deposición química de vapor mejorada con plasma (PECVD).
El proceso de deposición debe ajustarse en consecuencia para los diferentes procesos de fabricación de TSV. Para el proceso de orificio pasante frontal, se puede utilizar un proceso de deposición a alta temperatura para mejorar la calidad de la capa de óxido.
La deposición típica a alta temperatura puede basarse en ortosilicato de tetraetilo (TEOS) combinado con un proceso de oxidación térmica para formar una capa aislante de SiO2 de alta calidad y muy consistente. Para el proceso de orificio pasante medio y posterior, dado que el proceso BEOL se completó durante la deposición, se requiere un método de baja temperatura para garantizar la compatibilidad con los materiales BEOL.
Bajo esta condición, la temperatura de deposición debe limitarse a 450°, incluido el uso de PECVD para depositar SiO2 o SiNx como capa aislante.
Otro método común es utilizar la deposición de capas atómicas (ALD) para depositar Al2O3 y obtener una capa aislante más densa.
3. Proceso de llenado de metales
El proceso de llenado de TSV se lleva a cabo inmediatamente después del proceso de deposición del revestimiento, que es otra tecnología clave que determina la calidad del TSV.
Los materiales que se pueden rellenar incluyen polisilicio dopado, tungsteno, nanotubos de carbono, etc., según el proceso utilizado, pero el más común sigue siendo el cobre galvanizado, porque su proceso está maduro y su conductividad eléctrica y térmica son relativamente altas.
Según la diferencia de distribución de su tasa de galvanoplastia en el orificio pasante, se puede dividir principalmente en métodos de galvanoplastia subconforme, conforme, superconforme y de abajo hacia arriba, como se muestra en la figura.
La galvanoplastia subconformal se utilizó principalmente en las primeras etapas de la investigación del TSV. Como se muestra en la Figura (a), los iones Cu proporcionados por la electrólisis se concentran en la parte superior, mientras que la parte inferior no está suficientemente suplementada, lo que hace que la velocidad de galvanoplastia en la parte superior del orificio pasante sea mayor que la de debajo de la parte superior. Por lo tanto, la parte superior del orificio pasante se cerrará de antemano antes de que se llene por completo y se formará un gran vacío en el interior.
El diagrama esquemático y la fotografía del método de galvanoplastia conforme se muestran en la Figura (b). Al garantizar la suplementación uniforme de iones Cu, la velocidad de galvanoplastia en cada posición en el orificio pasante es básicamente la misma, por lo que solo quedará una costura en el interior y el volumen vacío es mucho menor que el del método de galvanoplastia subconformal, por lo que es ampliamente utilizado.
Para lograr aún más un efecto de relleno sin huecos, se propuso el método de galvanoplastia superconformal para optimizar el método de galvanoplastia conformal. Como se muestra en la Figura (c), al controlar el suministro de iones Cu, la tasa de llenado en la parte inferior es ligeramente mayor que en otras posiciones, optimizando así el gradiente escalonado de la tasa de llenado de abajo hacia arriba para eliminar completamente la costura que queda. Por el método de galvanoplastia conformal, para lograr un relleno de cobre metálico completamente libre de huecos.
El método de galvanoplastia ascendente puede considerarse como un caso especial del método superconforme. En este caso, la velocidad de galvanoplastia, excepto la inferior, se suprime a cero, y sólo la galvanoplastia se lleva a cabo gradualmente desde abajo hacia arriba. Además de la ventaja de no tener huecos del método de galvanoplastia conforme, este método también puede reducir eficazmente el tiempo total de galvanoplastia, por lo que ha sido ampliamente estudiado en los últimos años.
4. Tecnología de proceso RDL
El proceso RDL es una tecnología básica indispensable en el proceso de envasado tridimensional. Mediante este proceso se pueden fabricar interconexiones metálicas en ambos lados del sustrato para lograr el propósito de redistribución de puertos o interconexión entre paquetes. Por lo tanto, el proceso RDL se usa ampliamente en sistemas de empaquetado fan-in-fan-out o 2.5D/3D.
En el proceso de construcción de dispositivos tridimensionales, el proceso RDL generalmente se utiliza para interconectar TSV para realizar una variedad de estructuras de dispositivos tridimensionales.
Actualmente existen dos procesos principales de RDL. El primero se basa en polímeros fotosensibles y se combina con procesos de galvanoplastia y grabado de cobre; el otro se implementa mediante el proceso Cu Damascus combinado con PECVD y el proceso de pulido químico mecánico (CMP).
A continuación se presentarán las rutas de proceso principales de estos dos RDL, respectivamente.
El proceso RDL basado en polímero fotosensible se muestra en la figura anterior.
Primero, se reviste una capa de pegamento PI o BCB sobre la superficie de la oblea mediante rotación y, después de calentar y curar, se utiliza un proceso de fotolitografía para abrir agujeros en la posición deseada y luego se realiza el grabado. A continuación, después de retirar el fotoprotector, se pulverizan Ti y Cu sobre la oblea mediante un proceso de deposición física de vapor (PVD) como capa barrera y capa semilla, respectivamente. A continuación, se fabrica la primera capa de RDL sobre la capa expuesta de Ti/Cu combinando procesos de fotolitografía y galvanoplastia de Cu, y luego se retira el fotoprotector y se elimina el exceso de Ti y Cu. Repita los pasos anteriores para formar una estructura RDL de múltiples capas. Este método es actualmente el más utilizado en la industria.
Otro método para fabricar RDL se basa principalmente en el proceso Cu Damascus, que combina los procesos PECVD y CMP.
La diferencia entre este método y el proceso RDL basado en polímero fotosensible es que en el primer paso de fabricación de cada capa, se utiliza PECVD para depositar SiO2 o Si3N4 como capa aislante, y luego se forma una ventana sobre la capa aislante mediante fotolitografía y El grabado de iones reactivos, la barrera/capa semilla de Ti/Cu y el cobre conductor se pulverizan respectivamente, y luego la capa conductora se adelgaza hasta el espesor requerido mediante el proceso CMP, es decir, una capa de RDL. o se forma una capa de orificio pasante.
La siguiente figura es un diagrama esquemático y una fotografía de la sección transversal de un RDL multicapa construido con base en el proceso Cu Damascus. Se puede observar que TSV se conecta primero a la capa de orificio pasante V01 y luego se apila de abajo hacia arriba en el orden de RDL1, la capa de orificio pasante V12 y RDL2.
Cada capa de RDL o capa de orificios pasantes se fabrica en secuencia según el método anterior.Dado que el proceso RDL requiere el uso de proceso CMP, su costo de fabricación es mayor que el del proceso RDL basado en polímero fotosensible, por lo que su aplicación es relativamente baja.
5. Tecnología de proceso IPD
Para la fabricación de dispositivos tridimensionales, además de la integración directa en chip en MMIC, el proceso IPD proporciona otra vía técnica más flexible.
Los dispositivos pasivos integrados, también conocidos como proceso IPD, integran cualquier combinación de dispositivos pasivos, incluidos inductores en chip, condensadores, resistencias, convertidores balun, etc., en un sustrato separado para formar una biblioteca de dispositivos pasivos en forma de placa de transferencia que puede llamarse de manera flexible según los requisitos de diseño.
Dado que en el proceso IPD, los dispositivos pasivos se fabrican y se integran directamente en la placa de transferencia, su flujo de proceso es más simple y menos costoso que la integración de circuitos integrados en el chip, y puede producirse en masa por adelantado como una biblioteca de dispositivos pasivos.
Para la fabricación de dispositivos pasivos tridimensionales TSV, IPD puede compensar eficazmente la carga de costos de los procesos de empaque tridimensional, incluidos TSV y RDL.
Además de las ventajas económicas, otra ventaja del IPD es su alta flexibilidad. Una de las flexibilidades de IPD se refleja en los diversos métodos de integración, como se muestra en la siguiente figura. Además de los dos métodos básicos de integrar directamente IPD en el sustrato del paquete a través del proceso de chip invertido como se muestra en la Figura (a) o el proceso de unión como se muestra en la Figura (b), se puede integrar otra capa de IPD en una capa. de IPD como se muestra en las Figuras (c)-(e) para lograr una gama más amplia de combinaciones de dispositivos pasivos.
Al mismo tiempo, como se muestra en la Figura (f), el IPD se puede utilizar además como placa adaptadora para enterrar directamente el chip integrado y construir directamente un sistema de embalaje de alta densidad.
Cuando se utiliza IPD para construir dispositivos pasivos tridimensionales, también se pueden utilizar el proceso TSV y el proceso RDL. El flujo del proceso es básicamente el mismo que el método de procesamiento de integración en chip mencionado anteriormente y no se repetirá; la diferencia es que dado que el objeto de integración se cambia de chip a placa adaptadora, no es necesario considerar el impacto del proceso de empaquetado tridimensional en el área activa y la capa de interconexión. Esto conduce además a otra flexibilidad clave de IPD: se puede seleccionar de manera flexible una variedad de materiales de sustrato de acuerdo con los requisitos de diseño de los dispositivos pasivos.
Los materiales de sustrato disponibles para IPD no son solo materiales de sustrato semiconductores comunes como Si y GaN, sino también cerámicas de Al2O3, cerámicas cocidas a baja y alta temperatura, sustratos de vidrio, etc. Esta característica amplía efectivamente la flexibilidad del diseño de materiales pasivos. Dispositivos integrados por IPD.
Por ejemplo, la estructura del inductor pasivo tridimensional integrada por IPD puede utilizar un sustrato de vidrio para mejorar eficazmente el rendimiento del inductor. A diferencia del concepto TSV, los orificios pasantes realizados en el sustrato de vidrio también se denominan vías pasantes (TGV). La fotografía del inductor tridimensional fabricado según los procesos IPD y TGV se muestra en la siguiente figura. Dado que la resistividad del sustrato de vidrio es mucho mayor que la de los materiales semiconductores convencionales como el Si, el inductor tridimensional TGV tiene mejores propiedades de aislamiento y la pérdida de inserción causada por el efecto parásito del sustrato a altas frecuencias es mucho menor que la de el inductor tridimensional TSV convencional.
Por otro lado, los condensadores de metal-aislante-metal (MIM) también pueden fabricarse sobre el sustrato de vidrio IPD mediante un proceso de deposición de película delgada e interconectarse con el inductor tridimensional TGV para formar una estructura de filtro pasivo tridimensional. Por lo tanto, el proceso IPD tiene un amplio potencial de aplicación para el desarrollo de nuevos dispositivos pasivos tridimensionales.
Hora de publicación: 12 de noviembre de 2024